레포트실험조합논리회로 설계 및 응용 실험 자료

레포트실험조합논리회로 설계 및 응용 실험 자료

[레포트실험]조합논리회로 설계 및 응용 실험 자료.hwp

본문 디지털회로실험 실험보고서 실험제목 실험 9 조합논리회로 설계 및 응용 담당교수 한 학 근 교수님 제 출 일 2009 년 5월 4일 학 년 1학년 반 / 강좌 B반 E2강좌 실 험 조 1조 2번 학 번 20041388 성 명 김보화 동양공업전문대학 전기전자통신공학부 전기시스템과 9.1 실험 목적 -카르노 맵을 이용해 조합논리회로 설계방법과 조합논리회로의 대표적인 예의 하나인 가 산기 회로를 배우고 조합논리회로 설계순서대로 적용하여 실험해보고 또 내가 설계사양 에 적합한 논리회로를 설계해 본다. 9.2 실험 이론 1. 조합논리회로의 설계순서 1단계 : 입출력 변수 결정(입출력 변수의 종류와 각 변수의 데이터 크기) 2단계 : 진리표 작성 3단계 : 카르노 맵을 이용한 논리식의 간소화(SOP 형식/POS 형식) 4단계 : 조합논리회로의 작성 및 제작 2. 1비트 전가산기(Full adder) 설계 *가산기란 덧셈 연산을 하는 조합논리회로이다. 가산기에는 반가산기(half adder)와 전가산기(full adder)의 2가지 종류가 있다. (1)1단계 : 입, 출력 변수 결정 하고 싶은 말 좀 더 업그레이드하여 자료를 보완하여, 과제물을 꼼꼼하게 정성을 들어 작성했습니다. 위 자료 요약정리 잘되어 있으니 잘 참고하시어 학업에 나날이 발전이 있기를 기원합니다 ^^ 구입자 분의 앞날에 항상 무궁한 발전과 행복과 행운이 깃들기를 홧팅 키워드 회로, 실험, 논리, 조합, 조합논리회로, 설계